の 特 許 出 顧 公 開

四公開特許公報(A) 平2-190059

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)7月26日

H 04 L 12/56

H 04 L 11/20 7830-5K

102 B

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称 バツフア制御装置

> 顧 平1-8730 创特

经出 簡 平1(1989)1月19日

達 也 @発 明 者 Œ 木 個発 零 竹 芳 勝 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社 700 出 駳 人

弁理士 香取 外1名 多代 理 人 尭 雄

1. 発明の名称

バッファ制御装置

- 2.特許請求の範囲
- `1. ヘッダが付加された情報を受け、該情報の廃 **楽制御を行なうバッファ制御装置において、 慈装** 潜せ.

前記情報のヘッダより該情報の優先顧位を識別 する識別手段と、

記憶番地毎に前記情報を記憶する記憶手段 ٤.

前紀盤別手段により優先願位が低いとされた非 優先情報が記憶されている前記記憶手段の記憶番 地を記憶する廃棄番地発生手段と、

前記記憶手段の記憶状況を管理するとともに、 前記情報の優先順位を前記識別手段から受け、該 情報の記憶または廃棄制御を前記記憶手段に行な う制御手段とを有し、

前記記憶手段に記憶可能な数の前記情報が該記 他手段に記憶されているときに優先順位の高い優

先情報を受けると、

前記制御手段は、前記廃棄番地発生手段に記憶 されている前記記憶手段の記憶者地に前記受けた 優先情報が記憶されるよう制御することを特徴と するバッファ制御装置。

3.発明の詳細な説明

(産業上の利用分野)

本発明はバッファ制御装置、とくにヘッダが付 加された情報を処理する交換機などの通信制御装 選に有利に適用されるバッファ制御装置に関す

(従来の技術)

たとえばパケット交換機は、処理能力以上にバ ケットを受信してそのスイッチ網が輻輳状態にな ちないように、受信したパケットをスイッチング 処理する前に入力パケットの流量制限を行なって いる。パケット交換機には、このような流量制限 を行なう装置として、バッファ制御装置が配設さ れている。このバッファ制御装置は、パケットを 記憶するバッファメモリと、このメモリの入出力 制御を行なう制御回路とを有する。

たとえばパケット毎に優先処理を行なわない バッファ制御装置の場合、その制御回路は、バッファメモリに空きがあると受信したパケットの番 込み制御をバッファメモリに行ない、またバッファメモリがフルのときには受倡したパケットを バッファメモリに書き込まずにその廃棄処理を行なう。

また、バケットに優先クラスを設け、この優先クラスに応じて廃棄御御を行なう従来のバッファ制御装置の制御方式として、たとえば日野他による「遅延時間と廃棄率を独立に制御するパケットでは、15年代を登録されたものがある。これらには、アクサに記載されたものがある。これらには、アクサルバッファに空きがあるときにはそれを

た.

本発明はこのような従来技術の欠点を解消し、 廃棄制御が容易であり、また記憶手段の使用効率 が優れたバッファ制御装置を提供することを目的 とする。

(課題を解決するための手段)

本発明は上述の課題を解決するために、へりがが付かられた情報を受け、この情報のへりを選出した情報を設置は、情報のへり記憶を選出した。選別手段と、選別手段と、選別手段と、選別手段と、選別手段と、選別手段と、選がによりを記憶手段と、選がを受けると、はは手段に対したを受けると、記憶手段に対数ののの登したを受けると、制御手段にな数ののののとはを受けると、制御手段に及りに受けると、制御手段に及りに受けると、制御手段に記憶を見けると、制御手段の記憶をしている記憶手段の記憶を地に受けると、制御手段の記憶を地に受けた過

優先度の低いパケットに融通するパッファ融通方 式が示されている。

(発明が解決しようとする課題)

しかしながらこのような従来技術におけるバッファ制御装置は、パケットの優先度に応じて廃棄処理を行なわなければ、バッファメモリがフルの場合には優先度の高いパケットも優先度の低いパケットと同様に廃棄制御されてしまう。また、パケットの優先度に応じて廃棄処理を行なう場合には以下のような問題点がある。

すなわち、たとえばバッファ分割方式を適用にたバッファ制御装置では、バケット優先度毎年の れぞれバッファを設けなければならるとともにあるとともに 場の のがっている できた は 場の 優先度の がってった が やされる など メモリを を ない のいかっとが を 変え メモリを を ない のいかっとが を 変ない 。また、 バッファ 融通 通 は で 適用した 従来の バッファ 制御 装置 では、 め 即を 行な う バッファ 制御 が 大変 複雑 で あっ

先情報が記憶されるよう制御する。

(作用)

本発明によれば、ヘッグが付加された情報を受信すると、識別手段はこのヘッグによりする。した情報が優先情報が非優先情報がは、別する。とき記憶手段に望きがあれば、新報に関係を受ける。このとき記憶手段に記憶する。このとを手段は最後に記憶する。また、記憶手段に記憶可能を設定されている。また、認力を登した。といる。このには、一般ではいるとは、一般ではいるといる。といる。このには、一般などは、一般などは、一般などは、一般などはない。このには、一般ないない。このには、一般ないない。このには、一般ないはない。

(実施例)

次に添付図面を参照して本発明によるバッファ 割御装置の実施例を詳細に説明する。

第1図を参照すると、本発明におけるパッファ 制御装置の実施例の機能ブロック図が示されてい る。本実施例におけるバッファ制御装置1は、たとえばバケット交換機などに配設され、この交換機に所定以上のバケットが入力されて輻輳状態にならないように、入力バケットの遊量制限を行なう制御装置である。同図に示すようにバッファ制御装置1は、制御回路10、審込みアドレス発生回路16、優先識別回路18、バッファメモリ20および読出しアドレス発生回路22を有する。

第2図には、バッファ制御装置1に適用されるパケットのフレームフォーマット例が示されている。同図に示すようにパケット80は、そのヘッダ82に、優先パケットまたは非優先パケットのいずれであるかを示す廃棄優先ピットを記憶する廃棄優先ピットエリア86を含む。バッファ制御装置1は、このエリア86に廃棄優先ピットが示されているパケット80を非優先パケットとして、バッファメモリ20がフルのときに優先的に廃棄制御を行なう。

第1図に戻って優先識別回路18は、入力バス

しアドレス入力端子Aout(リードアドレス)とを有する。

メモリ20はまた、制御回路10に制御される夢き込み制御を行なう否込み制御端子順(メモリライト)および読み出し制御を行なう読出し制御な行なう読出し制御な子のは、制御回路10よりライト信号が審込み制御場子 Winに送られたとき、アドレス入力端子 Ain に戻されたアドレスへ、データ入力端子 Din に受信したパケットを書き込む。パッファメモリ 28はまた、制御回路10からリード 信号が読出し制御端子 Winに送信されたとき、読み出しアドレス入力菓子 Aout で指定されたアドレスのパケットを読み出す。

書込みアドレス発生回路12は、入力128を介し 制御回路10の制御に従って、受傷したパケット80 の書込みアドレスを出力するアドレス発生回路で ある。アドレス発生回路12は、制御回路の指示に 従ってパケット80の登込みアドレスを、アドレス パス110を介しセレクタ回路14の一方の入力端子 および廃棄アドレス発生回路16にそれぞれ出力す 100 を介しパケット 80を受傷する入力端子 50に接続されている。優先識別回路 18はパケットを受信したことを検出する検出回路である。優先識別回路 18はまた、受信したパケット 80の廃棄優先ピットエリア 86より、非優先パケット かまたは優先パケット かどうかを識別する識別回路である。 識別回路 18は、受信したパケット 80をデータバス 102を介してバッファメモリ 20に送るとともに、出力120を介してが到着したかを制御回路 10 および廃棄アドレス発生回路 16に通知する。

バッファメモリ20は記憶番地であるアドレス毎に複数のパケット80を記憶する記憶部である。メモリ20は、パケットを受信するデータバス102 に接続されたデータ入力端子Din(ライトデータ)、入力端子Din より受信したパケットの普込みアドレスを受信する書込みアドレス入力端子Ain(ライトアドレス)、パケットを出力するデータ出力端子Doutより出力するパケットのアドレスを受信する説出

3.

廃棄アドレス発生回路16は、非優先パケットが 選を込まれるパッファメモリ20のアドレスを記憶 する記憶回路である。すなわち廃棄アドレス発生 回路16は、優先識別回路18より受信したパケット が非優先パケットである旨の通知を受けると、部 込みアドレス発生回路12より送られてきたアドレス スを、優先パケットに融通する廃棄アドレスとし て記憶する。廃棄アドレスパス112 によりセレク ク回路14の他方の入力端子に出力する。

セレクタ回路14は、2つのアドレス入力端子を有し、制御回路10の制御に従ってこれら入力端子 より入力したいずれかのアドレスを出力するセレクタである。すなわちセレクタ回路14は、通常は 費込みアドレス発生回路14からのアドレスをアド レスバス114を介しバッファメモリ20の入力端子 Ain に出力するが、制御回路10よりバッファメモ リがフルである旨の制御信号を受信すると、廃棄 アドレス発生回路16からのアドレスを入力端子 Ain に出力する.

説出しアドレス発生回路 22は、バッファメモリ 20に記憶されているパケットの説出しアドレスを 出力する回路である。すなわちアドレス発生回路 22は、制御回路 10の指示に従い データ出力端子 Doutより出力するパケットのアドレスを、アドレスバス 115 を介しバッファメモリ 20の読出しアドレス人力縮子 Aoutに出力する。

JITにライト信号を送信する。これにより、データ 入力端子Din に送られたパケット80は、パッファ メモリ20の書込みアドレス入力端子Ain に示され たアドレスに記憶される。なお、このとき受信し たパケット80が非優先パケットの場合には、廃棄 アドレス発生回路16は書込みアドレス発生回路12 より出力されたこの非優先パケットのアドレスを 記憶する。

第3図 (a) にはバッファメモリ26がフルの状態で優先パケットを受信した場合の廃棄制御の動作例が、また同図 (b) にはバッファメモリ20がフルの状態で非優先パケットを受信したときの廃棄制御の一例がそれぞれ示されている。 なお、ここでは理解を容易にするために白丸を優先パケットとして示してある。

バッファメモリ20がフルのときに非優先パケットを受信すると、第3図(b) に示すようにそのパケットは廃棄される。すなわち、パッファメモリ20がフルのときに非優先パケットを受信すると、

御を行なう。

動作を説明する、入力端子50よりパケット80が 優先臨別回路18に送られてくると、優先識別回路 18は、パケット80がきたことを検出し、かつヘッ ダ82の廃棄優先ピットエリア86に廃集優先ピット が記載されているかどうかを識別する。識別回路 18は、受傷したパケット80の廃取優先ピットの有 無を、廃棄アドレス発生回路16および制御回路18 に通知するとともに、このパケット80をパッファ メモリ20のデータ入力端子Din に送る。

制御回路10は、バッファメモリ20に空きがあるときにバケットが到着した知らせを受けると、このパケットが記憶されるバッファ20のアドレス先を出力するよう否込みアドレス発生回路12を制御する。制御回路10はまた、このようにバッファメモリ20がフルでない場合には、審込みアドレス発生回路12からのアドレスがバッファメモリ20の密込みアドレス入力端子Ain に出力されるようセレクタ回路14を制御するとともに、審込み制御強子

製御回路10はパッファメモリ20がフルである旨の 信号をセレクタ回路14に送る。これによりセレク タ回路14は、廃棄アドレス発生回路16より送られ てきたアドレスをパッファメモリ20のアドレス 力端子Ain に出力する。しかしながら受信したパ ケット80が非優先パケットの場合には、制御回路 10はメモリライト信号を書込み制御端子脚に出力 しない。このため、このパケットはバッファメモ リ20に記憶されずに廃棄される。

バッファメモリ20がフルのときに優先パケットを受信すると、第3図 (a) に示すように、バッファメモリ20に記憶されている非優先パケットを変更した優先パケットをこのメモリ20に記憶する。すなわち、バッファメモリ20がフルのときに優先パケットを受信すると、非優先パケットを受信すると、非優先パケットのときと同様に、セレクタ回路14は、制御のおり廃棄アドレス発生回路16からのアドレスを登込みアドレス入力端子Ain に出力する。そして、この場合には制御回路10がメモリライト信号を扱込み制御第子MVに出力するため、

特開平2-190059(5)

バッファメモリ20は廃棄アドレス発生回路 1 6から送られてきた非優先パケットが記憶されているアドレスに、 受信した優先パケットを上書きする。

バッファメモリ20に記憶されたパケット80を出 力する場合、制御回路10は、読出しアドレス発生 回路22を制御してリードアドレスをアドレス入力 端子Aoutに出力するとともに、リード値号を読出 し制御端子MRに出力する。これにより、バッファ メモリ20のリードアドレスに記憶されているパケット80は、データ出力端子Doutより出力端子52に 送られる。

なお、本実施例ではバッファ制御装置 1 がバケット交換機に適用された例で説明したが、勿論本発明はパケット交換機に限定されるものではなく、伝送の単位をセルとするたとえば ATM 交換機などにも有利に適用される。

(発明の効果)

このように本発明によれば、受信した情報に任

16. . . 廃棄アドレス発生回路

18. . . 優先識別回路

20. . . バッファメモリ

22. . . 読出しアドレス発生回路

特許出風人 冲電気工業株式会社

代 厘 人 香取 孝雄 丸山 隆夫 先頭位を設け、これに基づいて廃棄制御を行なうため、高品質な廃棄制御が可能である。本発明はまた、簡単な回路構成で廃棄制御をすることが可能である。本発明はさらに、優先願位師にそれぞれ記憶手段を配設する必要が無く、論理的にも物での記憶手段で廃棄制御を行なうため、記憶手段の使用効率も良い。

4. 図面の簡単な説明

第1図は本発明によるバッファ制御装置の実施 例を示す機能ブロック図、

第2回は、第1回の装置に適用されるパケット フォーマットの例を示したフォーマット図

第3図は、第1図の装置の廃棄制御の動作例を 示す動作説明図である。


主要部分の行号の説明

1...バッファ制御装置

10. . 制御回路


12. . . 普込みアドレス発生回路

14. . . セレクタ回路




本実施がに適用されるバケットのフレームフオーマット

第 2 図



本実施例における廃棄制御の何

第 3 図



バッファ制御装置の実施例

第 1 図